BEST AVAILABLE COPY

OSCILLATION CIRCUIT AND DELAY CIRCUIT

Patent number:

JP10229166

Publication date:

1998-08-25

Inventor:

YAMADA KAZUYUKI

Applicant:

NIPPON ELECTRIC CO.

Classification:

- european:

- international:

H01L27/04; H01L21/822; H01L21/8234; H01L27/088; H01L27/108; H01L21/8242; H01L29/786; H03K3/354

H03K3/0231; H03K3/03; H03K3/03D2; H03K3/354

Application number: JP19970047191 19970214 Priority number(s): JP19970047191 19970214


Also published as:

US5912591 (A1)

Report a data error here

Abstract of JP10229166

PROBLEM TO BE SOLVED: To obtain an oscillation circuit, which controls the oscillation frequency, the duty ratio and the phase in a small area, and a delay circuit, which controls the delay time, the rise time and the fall time, by a method wherein the same conductivity type wells are electrically isolated into more than two and one of the isolated wells is connected with the output terminal of a variable bias voltage generating circuit. SOLUTION: N-type wells 41 and 42 and an N-type deep well 5 are formed in the upper part of a P-type semiconductor substrate and the wells 41, 42 and 5 are electrically isolated from each other by the substrate. P-type wells 51 and 52 are formed in the upper part of the well 5 and the wells 51 and 52 are electrically isolated from each other by the well 5. Back bias control terminals BP1, BN1, BP2 and BN2 are connected with the wells 41, 51, 42 and 52, respectively. The potentials in the terminals BP1 BP2 ,... out of output terminals of a back bias control part 1 are made low and the potentials in the terminals BN1, BN2,... out of the output terminals of the part 1 are made high. Thereby, the oscillation frequency of an oscillation circuit can be increased.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-229166

(43)公開日 平成10年(1998) 8月25日

(51) Int.Cl. ⁶ 酸別配号 F I H 0 1 L 27/04 G 21/822 H 0 3 K 3/354 B 21/8234 H 0 1 L 27/08 1 0 2 B 27/088 27/108 27/108 6 7 1 C 29/78 6 1 3 A 審査請求 有 請求項の数11 FD (全 12 頁) 最終頁に記	(21) 出魔番号 特魔平9-47191			(71)出職人 000004237						
H01L 27/04 G 21/822 H03K 3/354 B 21/8234 H01L 27/08 102B 27/088 27/10 671C				審査請求	有	就就	項の数11	FD	(全 12 頁)	最終頁に続く
H 0 1 L 27/04 G 21/822 H 0 3 K 3/354 B 21/8234 H 0 1 L 27/08 1 0 2 B	•	27/108	•				29/78		613A	•
H 0 1 L 27/04 H 0 1 L 27/04 G 21/822 H 0 3 K 3/354 B		27/088					27/10		671C	
H01L 27/04 H01L 27/04 G		21/8234			H0	1 L	27/08		102B	
		21/822		•	H0	3 K	3/354	٠.	В	
(51)IntCL ^c 酸別記号 F I	H01L	27/04	,	٠.	H ₀	1 L	27/04		G	•
	(51) Int.CL ⁶	•	識別記号	.•	F I	[•	'- '- '- '- '- '- '- '- '- '- '- '- '-

(22) 出顧日

平成9年(1997)2月14日

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 山田 和志

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 発振回路および遅延回路

(57)【要約】

【課題】小面積で発振周波数、デューティ比、位相が制 御できる発振回路と、遅延時間、立ち上がり時間、立ち 下がり時間が制御できる遅延回路の提供。

【解決手段】リングオシレータ、または縦続接続した論 理ゲートを構成するMOSトランジスタのウェル(SO Iデバイスではチャネル領域やバックゲート)をそれぞ れ電気的に分離し、それぞれ可変バイアス電圧発生回路 の出力に接続することによってウェル電位を変動させ る。これによって、各MOSトランジスタのしきい値が 変動し、駆動電流能力が個別に制御される。



【特許請求の範囲】

【請求項1】MOS集積回路において、リングオシレータを構成する各MOSトランジスタのウェルのうち同一導電型のウェルが少なくとも2つ以上に電気的に分離され、前記同一導電型ウェルのうち少なくとも1つが可変バイアス電圧発生回路の出力に接続されている、ことを特徴とする発振回路。

【請求項2】SOI形MOS集積回路において、リング オシレータを構成する各MOSトランジスタのチャネル 領域のうち少なくとも1つが可変バイアス電圧発生回路 の出力に接続されている、ことを特徴とする発振回路。

【請求項3】SOI形MOS集積回路において、リング オシレータを構成する各MOSトランジスタのチャネル 領域のうち少なくとも1つについて埋め込み絶縁膜を介 して基板側に下部電極を設け、前記下部電極が可変バイ アス電圧発生回路の出力に接続されている、ことを特徴 とする発振回路。

【請求項4】MOS集積回路において、反転回路が複数 段縦続接続された構成を含み、前記反転回路を形成する 各MOSトランジスタのウェルのうち同一導電型のウェ ルが少なくとも2つ以上に電気的に分離され、前記同一 導電型ウェルのうち少なくとも1つが可変バイアス電圧 発生回路の出力に接続されている、ことを特徴とする遅 延回路。

【請求項5】SOI形MOS集積回路において、反転回路が複数段縦続接続された構成を含み、前記反転回路を形成する各MOSトランジスタのチャネル領域のうち少なくとも1つが可変バイアス電圧発生回路の出力に接続されている、ことを特徴とする遅延回路。

【請求項6】SOI形MOS集積回路において、反転回路が複数段縦続接続された構成を含み、前記反転回路を形成する各MOSトランジスタのチャネル領域のうち少なくとも1つについて埋め込み絶縁膜を介して基板側に下部電極を設け、前記下部電極が可変バイアス電圧発生回路の出力に接続されている、ことを特徴とする遅延回路

【請求項7】複数段縦続接続した論理ゲートを含む半導体装置において、前記複数の論理ゲートを構成する複数のMOSトランジスタのウェルを少なくとも二つ以上に電気的に分離し、前記複数のMOSトランジスタのウェルバイアスを可変に設定する手段を備え、前記複数のMOSトランジスタのしきい値を別々に可変させることにより、前記各段の論理ゲートの電流駆動能力を可変に設定できるようにした、ことを特徴とする半導体装置。

【請求項8】前記複数段縦続接続した論理ゲートとして、インバータゲートを奇数段縦続接続してなるリングオシレータ、及び/又は、インバータゲートを偶数段縦続接続してなる遅延回路を含むことを特徴とする請求項7記載の半導体装置。

【請求項9】前記ウェルの代わりに、前記論理ゲートを

構成するSOIトランジスタのチャネル領域もしくはバックゲートのバイアスを可変に設定する手段を備えたことを特徴とする請求項7又は8記載の半導体装置。

【請求項10】リングオシレータを構成する奇数段のインバータ列における各トランジスタのバックバイアスを個別に調節する手段を備え、発振回路の発振周波数、デューティ比、位相を制御可能としたことを特徴とする半導体装置。

【請求項11】偶数段縦続接続されたインバータ列を構成する各トランジスタのバックバイアスを個別に調節する手段を備え、遅延回路の遅延時間、立ち上がり時間、立ち下がり時間を制御可能としたことを特徴とする半導 体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 集積化可能とされ発振周波数、デューティ比、位相を変 更することができる発振回路と、遅延時間、立ち上がり 時間、立ち下がり時間を変更することができる遅延回路 に関する。

[0002]

【従来の技術】発振周波数やデューティ比が可変な発振信号を得ることができる従来の発振回路として、特開昭59-86326号公報に提案される発振回路を例として以下に説明する。

【0003】図12は、従来の発振回路の回路構成の一例を示す図である。図12を参照すると、リングオシレータを構成する奇数段のインバータ群 I I I V_2 、…、I V_2 V_3 V_4 V_5 V_6 V_7 V_8 V_8

【0004】ゲート電位制御部2は、所望の発振周波数、デューティ比に対応したゲート電位制御信号G P_1 、 GP_2 、…、 GP_{2k+1} 、 GN_1 、 GN_2 、…、 GN_{2k+1} を出力し、これらの信号は、それぞれ制御用MOS トランジスタ TP_1 、 TP_2 、…、 TP_{2k+1} 、 TN_1 、 TN_2 、…、 TN_{2k+1} のゲート電極に印加される。

【0005】続いて、この従来の発振回路の動作を説明する。図12において、制御用PchMOSトランジスタ TP_1 のオン抵抗 R_{ON} は、トランジスタ TP_1 が非飽和領域で動作しているとして、次式(1)で与えられる。【0006】

 $R_{ON} = \{\beta (V_{GS} - V_{th} - V_{DS}/2)\}^{-1}$ …(1) 【 OOO7】ただし、 β は能力係数、 V_{GS} はゲート・ソース間電圧、 V_{DS} はソース・ドレイン間電圧、 V_{th} はしきい値電圧である。 【0008】これは、インバータINV1の電源端子と電源間に抵抗 R_{ON} が付加されたこととなり、等価的に、インバータINV1の電流駆動能力がゲート電位制御部2の出力電圧 GP_1 により制御されることになる。他の制御トランジスタ群についても同様の原理であり、ゲート電位制御部2の出力電圧により、リングオシレータを構成する各段の論理ゲートの電流駆動能力が制御でき、発振周波数、デューティ比を可変とすることができる。【0009】より具体的には、発振周波数を高くするときには、各段の論理ゲートの電流駆動能力を高くすればよいので、ゲート電位制御部2の出力のうち GP_1 、 GP_2 、…、 GP_{2k+1} の電位を低く、 GN_1 、 GN_2 、…、 GN_{2k+1} の電位を高くする。

【0010】またデューティ比を大きくするには、奇数段目の論理ゲートの出力が立ち下がる速度と偶数段目の論理ゲートの出力が立ち上がる速度と偶数段目の論理ゲートの出力が立ち上がる速度と偶数段目の論理ゲートの出力が立ち下がる速度が速くなればよい。したがって、ゲート電位制御部2の出力のうち奇数段目の論理ゲートに入力される GP_1 、 GN_1 、 GP_3 、 GN_3 、…、 GP_{2k+1} 、 GN_{2k+1} の電位を低く、偶数段目の論理ゲートに入力される GP_2 、 GN_2 、 GP_4 、 GN_4 、…、 GP_{2k} 、 GN_{2k} の電位を高くすればよい。【0011】次に、従来用いられてきた遅延回路の例を、図13、及び図14に示す。

【0012】図13に示す遅延回路は、縦続接続された **j段のインバータ列(jは2以上の偶数)で構成されて** いる。各インバータは、ソース・ドレイン方向に3段直 列に接続されたNchMOSトランジスタと、ソース・ ドレイン方向に3段直列に接続されたPchMOSトラ ンジスタからそれぞれ成る。各インバータの電流駆動能 力は、それぞれ直列トランジスタのオン抵抗の和に反比 例するので、トランジスタを3つ直列に接続することに よってNchトランジスタ1つとPchトランジスタ1 つからなるインバータに比べて電流駆動能力が低くな る。加えて、各インバータが駆動する容量は次段のイン バータのゲート容量であるので、各インバータが6つの。 トランジスタで構成されている分次段の容量が増える。 さらに、トランジスタが直列に接続されているため、バ ックバイアス効果でトランジスタTNan、TPan (1≦ n≤j)のしきい値は、それぞれTNcn、TPcnよりも 高くなる。以上3つの効果で、比較的大きな遅延を得る ことができる。

 ンジスタ (例えば TN_{a2}) とソース・ドレイン方向に3 段直列に接続されたPchMOShランジスタ (例えば TP_{a2} 、 TP_{b2} 、 TP_{c2}) から成る。例外として、最終段インバータは波形を整えるため単純なインバータ (TP_{ai} 、 TN_{ai}) が用いられている。

【0014】この構成では、奇数段インバータの出力立ち下がりは遅く出力立ち上がりは速くなり、偶数段インバータの出力立ち上がりは遅く出力立ち下がりは速くなる。したがって、図14のIN端子に立ち上がり信号が入力されたとき、OUT端子に立ち上がり信号が出力されるまでに、大きな遅延時間が加わり、IN端子に立ち下がり信号が入力されたときは、速やかにOUT端子に立ち下がり信号が出力される。

[0015]

【発明が解決しようとする課題】ところで、図12に示した構成の従来の発振回路は、単純なインバータでリングオシレータを形成したときよりも、制御用トランジスタのオン抵抗の分だけ電流駆動能力が減少する。この発振回路において、発振周波数、デューティ比の変動幅は、リングオシレータを形成する各論理ゲートの最大電流駆動能力によって制限されるので、制御用MOSトランジスタとインバータのゲート幅は大きくせざるを得ない。このため、動作周波数が大きい場合には、特にゲート幅を大きく、すなわち発振回路の面積を大きくしなければならない。

【0016】同様にして、遅延回路も多くのトランジスタを直列に接続してインバータを構成し、各インバータを多段縦続接続するので、面積が大きくなってしまう。 【0017】さらに、従来の遅延回路では、回路設計時に、一旦遅延時間を設定してしまうと、その後の製造ばらつき、並びに、動作時の電源電圧変動や温度変化によって遅延時間が変動してしまい、動作時に遅延時間を補正するための手段がない。

【0018】したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、小面積で発振周波数、デューティ比、位相が制御できる発振回路と、小面積で遅延時間、立ち上がり時間、立ち下がり時間が制御できる遅延回路を提供することにある。

[0019]

【課題を解決するための手段】前記目的を達成するため、本発明の発振回路は、リングオシレータを構成する各トランジスタのバックバイアスによって調節することによって、発振周波数、デューティ比、位相を制御する

【0020】より詳細には、本願第1発明の発振回路は、MOS集積回路において、リングオシレータを構成する各MOSトランジスタのウェルのうち同一導電型のウェルが少なくとも2つ以上に電気的に分離され、前記同一導電型ウェルのうち少なくとも1つが可変バイアス電圧発生回路の出力に接続されている、ことを特徴とす

る

【0021】また、本願第2発明の発振回路は、SOI形MOS集積回路において、リングオシレータを構成する各MOSトランジスタのチャネル領域のうち少なくとも1つが可変パイアス電圧発生回路の出力に接続されている、ことを特徴とする。

【0022】また、本願第3発明の発振回路は、SOI 形MOS集積回路において、リングオシレータを構成する各MOSトランジスタのチャネル領域のうち少なくとも1つについて埋め込み絶縁膜を介して基板側に下部電極を設け、前記下部電極が可変バイアス電圧発生回路の出力に接続されている、ことを特徴とする。

【0023】次に本願第4発明の遅延回路は、MOS集積回路において、反転回路が複数段縦続接続された構成を含み、前記反転回路を形成する各MOSトランジスタのウェルのうち同一導電型のウェルが少なくとも2つ以上に電気的に分離され、前記同一導電型ウェルのうち少なくとも1つが可変バイアス電圧発生回路の出力に接続されている、ことを特徴とする。

【0024】また本願第5発明の遅延回路は、SOI形 MOS集積回路において、反転回路が複数段縦続接続された構成を含み、前記反転回路を形成する各MOSトランジスタのチャネル領域のうち少なくとも1つが可変バイアス電圧発生回路の出力に接続されている。

【0025】さらに、本願第6発明の遅延回路は、SOI形MOS集積回路において、反転回路が複数段縦続接続された構成を含み、前記反転回路を形成する各MOSトランジスタのチャネル領域のうち少なくとも1つについて埋め込み絶縁膜を介して基板側に下部電極を設け、前記下部電極が可変バイアス電圧発生回路の出力に接続されている、ことを特徴とする。

[0026]

【発明の実施の形態】本発明の好ましい実施の形態について以下に説明する。本発明の発振回路は、その好ましい実施の形態において、リングオシレータを構成する各トランジスタのバックバイアスによって調節することによって、発振周波数、デューティ比、位相を制御するようにしたものである。より詳細には、バルクCMOSでは、ウェルを各トランジスタ毎に電気的に分離し(図2、図3の41、42、51、52)、各ウェルに個別に制御電圧を与えることができる手段(図1のバックバイアス制御部1)を有する。

【0027】また、部分空乏化形SOIでは、ウェルの 代わりに、各トランジスタのチャネル領域(図7、図8 の61、62、71、72)に対して制御電圧を与え る。

【0028】また、完全空乏化形SOIでは、ウェルの 代わりに、各トランジスタのバックゲート(図9、図1 0の81、82、91、92)に対して制御電圧を与え 【0029】また、本発明の遅延回路は、その好ましい実施の形態において、偶数段縦続接続されたインバータ列を構成する各トランジスタのバックバイアスを調節することによって、遅延時間、立ち上がり時間、立ち下がり時間を制御する。より具体的には、バルクCMOSでは、ウェルを各トランジスタ毎に電気的に分離し各ウェルに個別に制御電圧を与えることができる手段(図11のバックバイアス制御部1)を有する。

【0030】また、部分空乏化形SOIでは、ウェルの 代わりに各トランジスタのチャネル領域に対して制御電 圧を与える。

【0031】また、完全空乏化形SOIでは、ウェルの 代わりに各トランジスタのバックゲートに対して制御電圧を与える。

【0032】本発明の発振回路は、その好ましい実施の形態において、バックバイアス制御部(図1の1)を用いて、リングオシレータを構成する各PchトランジスタのNウェルの電位を低く、各NchトランジスタのPウェルの電位を高く設定することができる。これによって、各トランジスタのしきい値Vthが下がり、リングオシレータ各段の電流駆動能力が高くなり、発振周波数を高くすることができる(図4参照)。

【0033】逆に、発振周波数を低くするときは、Nウェルの電位を高く、Pウェルの電位を低くすればよい。 【0034】また、バックバイアス制御部(図1の1)を用いて、リングオシレータの奇数段目の論理ゲートのウェルの電位を低く、偶数段目の論理ゲートのウェルの電位を高くできる。これによって、出力信号の立ち上がりが速く、立ち下がりが遅くなり、デューティ上が大きくすることができる(図5参照)。

【0035】逆に、デューティ比を小さくするときは、 奇数段目の論理ゲートのウェルの電位を高く、偶数段目 の論理ゲートのウェルの電位を低くすればよい。

【0036】また、バックバイアス制御部(図1の1)を用いると、前述のように発振周波数を変化させることができる。例えば周期より短い時間だけ一時的に発振周波数を高くして、再び元の周波数に戻すことによって出力信号の位相を進ませることができる(図6参照)。

【0037】逆に、位相を遅らせるときは、一時的に発 振周波数を小さくして再び元の周波数に戻せばよい。

【0038】また、本発明の遅延回路は、その好ましい実施の形態において、バックバイアス制御部を用いて多段縦続接続されたインバータ列を構成する各NchトランジスタのNウェルの電位を低く、各PchトランジスタのNウェルの電位を高くすることができる。これによって各トランジスタのしきい値Vthが上がり、各インバータの電流駆動能力が小さくなり遅延時間が大きくできる。遅延時間を小さくするときは、Pウェル電位を高く、Nウェル電位を低くすればよい。

【0039】また、バックバイアス制御部を用いインバ

ータ列の奇数段目の論理ゲートのウェルの電位を低く、 偶数段目の論理ゲートのウェルの電位を高く設定することができる。これによって、立ち上がり信号が入力されるときは遅延時間が大きく、立ち下がり信号が入力されるときは遅延時間が小さくできる。

【0040】逆に、立ち下がり信号が入力されるときに 遅延時間を大きく、立ち上がり信号が入力されるときに 遅延時間を小さくするためには、奇数段目の論理ゲート のウェルの電位を高く、偶数段目の論理ゲートのウェル の電位を低くすればよい。

[0041]

【実施例】上記した実施の形態について更に詳細に説明 すべく、本発明の実施例について図面を参照して以下に 説明する。

[0042]

【実施例1】図1は、本発明の一実施例の発振回路の構成を示すブロック図である。図1を参照すると、本実施例において、 $MOSトランジスタQP_1 と QN_1、QP_2 と QN_2、…、<math>QP_{2k+1} と QN_{2k+1}$ (kは1以上の整数)はそれぞれインバータを形成しており、最終段のインバータの出力(OUT)は初段のインバータの入力に帰還されており、これらインバータ群によってリングオシレータが構成されている。なお、PチャネルMOSトランジスタは QP_i 、NチャネルMOSトランジスタは QN_i で示す。

【0043】バックバイアス制御部1は、種々のバイアス電圧を出力するための回路であり、バックバイアス制御端子 BP_1 、 BN_1 、 BP_2 、 BN_2 、…、 BP_{2k+1} 、 BN_{2k+1} (kは1以上の整数)にバックバイアス制御電圧を個別に供給する。バックバイアス制御電圧は、例えばチャージポンプ回路を用いて発生させるものとする。

【0044】 インバータ群を構成する各トランジスタQ P_1 、 QN_1 、 QP_2 、 QN_2 、 \cdots 、 QP_{2k+1} 、 QN_{2k+1} の それぞれのウェルは互いに電気的に分離されており、各々対応するバックバイアス制御端子 BP_1 、 BN_1 、 BP_2 、 BN_2 、 \cdots 、 BP_{2k+1} 、 BN_{2k+1} に接続されている。【0045】図2は、図1のリングオシレータの一部、トランジスタ QP_1 、 QN_1 、 QP_2 、 QN_2 のレイアウト

$$I_{0N} = \frac{\beta}{2} (v_{GS} - v_{th})^{\alpha}$$

【0052】より具体的には、図4に示すように、バックバイアス制御部1の出力のうち BP_1 、 BP_2 、…、 BP_{2k+1} の電位を低く、 BN_1 、 BN_2 、…、 BN_{2k+1} の電位を高くする。このとき、各段のインバータの電流駆動能力が高くなるので、発振周波数を高くすることができる。なお、図4、図5、及び図6には、バックバイアス制御部1の出力 BP_1 、 BN_1 及び発振回路の出力OUTのタイミング波形が示されている。

【0053】また図5に示すように、バックバイアス制御部1の出力のうち奇数段目のインバータのウェルに入

平面図を示したものである。図2のY-Y'線に沿った。 断面図を図3(a)に、X-X'線に沿った断面図を図 3(b)にそれぞれ示す。

【0046】図2及び図3を参照すると、P形の半導体基板3の上部に、Nウェル41、42と、ディープNウェル5が形成されており、互いに基板3によって電気的に分離されている。ディープNウェル5の上部にはPウェル51、52が形成されており、互いにディープNウェル5によって電気的に分離されている。

【0047】Nウェル41の表面には一対のP形拡散層対21、Nウェル42の表面には一対のP形拡散層対22、Pウェル51の表面には一対のN形拡散層対31、Pウェル52の表面には一対のN形拡散層対32が形成されており、ウェルのさらに上部には絶縁膜4が形成されている。絶縁膜4中にはゲート電極11、12が形成されており、ゲート電極11はP形拡散層対21とN形拡散層対31の上部に、ゲート電極12はP形拡散層対22とN形拡散層対32の上部に配置されている。

 ${0048}$ バックバイアス制御端子 BP_1 、 BN_1 、 BP_2 、 BN_2 は、それぞれNウェル41、Pウェル51、Nウェル42、Pウェル52に接続される。

【0049】次に、本実施例の発振回路の動作を説明する。一般にウェルの電位を変動させると、そのウェル内のMOSトランジスタのしきい値Vthが変動する(「基板バイアス効果」ともいう)。図3に示すように、本実施例の発振回路のリングオシレータでは、各トランジスタ毎にウェルを電気的に分離し、制御部1から各ウェルに個別にバックバイアス制御電圧が印加することができるので、各トランジスタ毎にしきい値Vthの制御が可能である。

【0050】さて、リングオシレータを形成する各論理 ゲートの電流駆動能力はトランジスタの飽和領域の電流 I_{0N} (次式 (2) 参照)で決まるので、しきい値 V_{th} を制御することによって、各論理ゲートの電流駆動能力を制御することができる。

[0051]

【数1】

(1 < α < 2). ···(2)

力される BP_1 、 BN_1 、 BP_3 、 BN_3 、…、 BP_{2k+1} 、 BN_{2k+1} の電位を低く、偶数段目のインバータのウェルに入力される BP_2 、 BN_2 、 BP_4 、 BN_4 、…、 BP_{2k} 、 BN_{2k} の電位を高くする。すると、出力が立ち上がるまでの遅延時間が小さく、出力が立ち下がるまでの遅延時間が大きくなるので、出力波形のデューティ比を大きくすることができる。

【0054】さらに図6に示すように、周期より短い時間だけ BP_1 、 BP_2 、…、 BP_{2k+1} の電位を低く、 BN_1 、 BN_2 、…、 BN_{2k+1} の電位を高くして、直ちに元の

電位に戻す。このとき短時間だけ発振周波数が高くなり、すぐさま元の発振周波数に戻るので、出力OUTの位相を進ませることができる。

【0055】なお、図3に示したように、拡散層とウェル、PウェルとディープNウェル、NウェルとP形半導体基板はP-N接合で接しているため、P形半導体側の電位は、隣接するN形半導体側の電位より拡散電位 V_f 以上高くてはならない。

【0056】例えば図3において、P形基板3の電位を電源電位 V_{dd} 以下とすると、Nウェル41、42の電位は、 V_{dd} $-V_{f}$ より高くなければならない。このように本実施例では、 N_{y} クバイアス電位の制御範囲はある程度限定される。

【0057】また本実施例では、リングオシレータを構成する各トランジスタのウェルはすべて互いに電気的に分離されているものとしたが、一部のウェルだけを電気的に分離してもよい。さらに、本説明において基板3はP形半導体としたが、N形半導体基板上にディープPウェルとPウェル、ディープPウェル上にNウェルを形成しても同様に構成できる。

[0058]

【0059】N形SOI層61の側面には1対のP形拡散層対21、N形SOI層62の側面には1対のP形拡散層対22、P形SOI層71の側面には1対のN形拡散層対31、P形SOI層72の側面には1対のN形拡散層対32が形成されており、SOI層のさらに上部には絶縁膜4が形成されている。絶縁膜4中にはゲート電極11、12が形成されており、ゲート電極11はP形拡散層21とN形拡散層31の上部に、ゲート電極12はP形拡散層22とN形拡散層32の上部に配置されている。バックバイアス制御端子B P_1 、B N_1 、B P_2 、B N_2 は、それぞれN形SOI層61、P形SOI層71、N形SOI層62、P形SOI層72に接続されている。

【0060】本実施例の回路動作は、基本的に前記第1 の実施例と同じである。本実施例の場合、ウェルと比較 してSOI層は寄生容量が小さいので、発振周波数、デューティ比、位相を変化させるときの動作が高速とな り、且つ、消費電力が小さくなるという特徴を有する。 また、SOI層と基板6とが絶縁膜4で分離されている ので、ウェルに設定できる電位は、基板6の電位の影響 を受けない。このため、前記第1の実施例と比較して、 本実施例では、バックバイアス制御電位の設定範囲の自 由度が高い。

[0061]

【実施例3】次に、本発明(請求項3)の実施例について、すなわちトランジスタが完全空乏形SOIの場合について説明する。このような構造でトランジスタのしきい値を制御する方法については、例えば特開平7-106579号公報の記載が参照される。

【0062】図9は、図1のリングオシレータの一部、トランジスタ QP_1 、 QN_1 、 QP_2 、 QN_2 のレイアウト平面図を示したものである。また、図9のY-Y'線に沿った断面図を図10(a)に、X-X'線に沿った断面図を図10(b)にそれぞれ示す。

【0063】図9及び図10を参照すると、P形もしく はN形の基板6の上部に絶縁膜4が形成され、その上部 にN形SOI層61、62とP形SOI層71、72が 形成されており、各SOI層は互いに絶縁膜4によって 分離されている。N形SOI層61の側面には1対のP 形拡散層対21、N形SOI層62の側面には1対のP 形拡散層対22、P形SOI層71の側面には1対のN 形拡散層対31、P形SOI層72の側面には1対のN 形拡散層対32が形成されており、SOI層のさらに上 部には絶縁膜4が形成されている。絶縁膜4中にはゲー ト電極11、12が形成されており、ゲート電極11は P形拡散層21とN形拡散層31の上部に、ゲート電極 12はP形拡散層22とN形拡散層32の上部に配置さ れている。バックバイアス制御端子BP₁、BN₁、BP 2、BN2は、それぞれ基板6の表面かつ各SOI層下部 に形成されたバックゲート81、82、91、92に接 続される。バックゲートは、例えば半導体基板6と逆の 導電形の半導体とする。

【0064】本実施例の回路動作は前記第1の実施例と同じである。ただし、バックゲートの容量はウェル容量より一般に小さいので、本実施例の場合、前記第2の実施例と同様に発振周波数、デューティ比、位相を変化させるときの動作が高速で、消費電力が小さくなるという特徴を有する。また、拡散層とバックゲートが絶縁膜4で分離されているので、バックゲートに設定できる電位は拡散層の電位の影響は受けない。このため、前記第1の実施例と比較して、本実施例では、バックバイアス制御電圧の設定範囲の自由度が高い。

【0065】

【実施例4】図11は、本発明(請求項4)の遅延回路の一実施例の構成を示すブロック図である。図11を参照すると、MOSトランジスタ QP_1 と QN_1 、 QP_2 と QN_2 、…、 QP_3 と QN_3 (jは2以上の偶数)はそれ

ぞれインバータを形成しており、これらインバータ群は出力端子と入力端子が次々と縦続接続されている。バックバイアス制御部1は、種々のバイアス電圧を出力するための回路で、バックバイアス制御端子 BP_1 、 BN_2 、 BP_3 、 BN_3 (J は2以上の整数)にバックバイアス制御電圧を個別に供給する。バックバイアス制御電圧は、例えばチャージボンプ回路を用いて発生させるものとする。

【0066】インバータ群を構成する各トランジスタQ P_1 、 QN_1 、 QP_2 、 QN_2 、…、 QP_j 、 QN_j のそれぞれのウェルは互いに電気的に分離されており、各々対応するバックバイアス制御端子 BP_1 、 BN_1 、 BP_2 、 BN_2 、…、 BP_j 、 BN_j に接続されている。

【0067】次に、図11に示した本実施例の遅延回路の動作を説明する。本実施例の遅延回路において、縦続接続されたインバータ列は、各トランジスタ毎にウェルを電気的に分離し、制御部1から各ウェルに個別にバックバイアス制御電圧が印加できるので、各トランジスタ毎にしきい値V_{th}の制御が可能である。

【0068】上記した本発明の発振回路の実施例の動作で説明したように、しきい値V_{th}を制御することによって、各インバータの電流駆動能力を制御できる。

【0069】より具体的には、バックバイアス制御部1 の出力のうちBP₁、BP₂、…、BP₁の電位を高く、 BN1、BN2、…、BN3の電位を低くする。このとり き、各段のインバータの電流駆動能力が小さくなるので ウェルの電位によって遅延時間の長さを制御できる。 【0070】また、バックバイアス制御部1の出力のう ち奇数段目のインバータのウェルに入力されるBP」、 BN₁、BP₃、BN₃、…、BP_{j-1}、BN_{j-1}の電位を 低く、偶数段目のインバータのウェルに入力されるBP 2、BN2、BP4、BN4、…、BPj、BNjの電位を高 くする。すると、立ち上がり信号を入力したときの遅延 時間は大きくなり、立ち下がり信号を入力したときの遅 延時間は小さくなる。逆に、奇数段目のインバータのウ ェルの電位を高く、偶数段目のインバータのウェルの電 位を低くすると、立ち下がり信号を入力したときの遅延 時間は大きくなり、立ち上がり信号を入力したときの遅 ,延時間は小さくなる。これによって、入力信号の遷移方 向によって遅延時間を大きく異ならせることができる。 【0071】本実施例の遅延回路についても、上記実施 例で説明した発振回路と同様に(上記実施例2、実施例 3参照)、部分空乏化形SOIデバイスや完全空乏化形 SOIデバイスへの適用が可能である。例えば部分空乏 化形SOIデバイスの場合、ウェルの代わりに各トラン ジスタのチャネル領域に対して制御電圧を与え、また完

全空乏化形SOI デバイスではウェルの代わりにバック

ゲートに対して制御電圧を与えることにより、遅延時

間、立ち上がり/立ち下がり時間を制御することができ

[0072]

【発明の効果】以上説明したように、本発明によれば下 記記載の効果を奏する。

【0073】本発明の第1の効果は、発振回路の面積を縮減する、ということである。その理由は、本発明においては、上記した従来の発振回路におけるトランジスタ TP_1 、 TN_1 (図12参照)のような、特にゲート幅が大きい制御用 MOS トランジスタが不要だからである。

【0074】本発明の第2の効果は、発振周波数が非常に高い発振回路が得られる、ということである。その理由は、本発明においては、単純なインバータのみでリングオシレータを形成することができ、さらに各トランジスタのしきい値を低く制御できるからである。

【0075】本発明の第3の効果は、遅延回路の面積を 縮減する、ということである。その理由は、本発明にお いては、遅延回路を構成する各インバータをNchトラ ンジスタ、Pchトランジスタそれぞれ1つずつだけで 形成することができるからである。

【0076】本発明の第4の効果は、遅延回路の遅延時間、立ち上がり時間、立ち下がり時間を電気的に変化させることが可能であり、すなわち動作時に遅延時間が変化可能である、ということである。その理由は、本発明においては、遅延時間がバックバイアス制御部の出力電位で制御できるようにしたことによる。

【図面の簡単な説明】

【図1】本発明の発振回路の実施例の構成を説明するための図である。

【図2】本発明の発振回路の第1の実施例の要部レイアウト平面図である。

【図3】本発明の発振回路の第1の実施例の構成を説明するための断面図であり、(a)は、図2をY-Y/線で切断したときの断面図、(b)は、図2をX-X/線で切断したときの断面図である。

【図4】本発明の発振回路の実施例において、発振周波数を高くしたときの波形図である。

【図5】本発明の発振回路の実施例において、デューティ比を大きくしたときの波形図である。

【図6】本発明の発振回路の実施例において、位相を進めたときの波形図である。

【図7】本発明の発振回路の第2の実施例の要部レイアウト平面図である。

【図8】本発明の発振回路の第2の実施例の構成を説明するための断面図であり、(a)は、図7をY-Y/線で切断したときの断面図、(b)は、図7をX-X/線で切断したときの断面図である。

【図9】本発明の発振回路の第3の実施例の要部レイアウト平面図である。

【図10】本発明の発振回路の第3の実施例の構成を説明するための断面図であり、(a)は、図9をY-Y'線で切断したときの断面図、(b)は、図9をX-X'

線で切断したときの断面図である。

【図11】本発明の遅延回路の一実施例の構成を説明するための図である。

【図12】従来の発振回路の構成の一例を説明するため の図である。


【図13】従来の遅延回路の構成の一例を説明するための図である。

【図14】従来の遅延回路の別の構成例を説明するための図である。

【符号の説明】

- 1 ゲート電位制御部
- 2 バックバイアス制御部
- 3 P形半導体基板
- 4 絶縁膜
- 5 ディープNウェル
- 6 半導体基板
- 11、12 ゲート電極
- 21、22 P形拡散層
- 31、32 N形拡散層

【図1】



41、42 Nウェル

51、52 Pウェル

61、62、71、72 SOI層

81、82、91、92 バックゲート

101、102 配線:

 QP_1 、 QP_2 、…、 QP_{2k+1} P形MOSトランジスタ QN_1 、 QN_2 、…、 QN_{2k+1} N形MOSトランジスタ

 QN_1 、 QN_2 、…、 QN_{2k+1} N形MOSトランジスタ TP_1 、 TP_2 、…、 TP_{2k+1} P形MOSトランジスタ

TN₁、TN₂、…、TN_{2k+1} N形MOSトランジスタ

OUT 出力端子

 BP_1 , BP_2 , ..., BP_{2k+1} PchMOSバックバイ

アス制御端子

 BN_1 , BN_2 , ..., BN_{2k+1} NchMOSNyONA

アス制御端子


GP₁、GP₂、…、GP_{2k+1} PchMOゲート電位制


御端子


GN₁、GN₂、…、GN_{2k+1} NchMOゲート電位制


御端子

【図2】











(10)

特開平10-229166


【図6】


【図7】






【図8】











(11)

特開平10-229166










【図13】

(12)

特開平10-229166

【図14】



フロントページの続き

(51) Int. Cl. 6

HO1L 21/8242

29/786

// H O 3 K 3/354

識別記号

FΙ

HO1L 29/78

618C 626Z

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.